700字范文,内容丰富有趣,生活中的好帮手!
700字范文 > 联发科_数字IC设计工程师_实习笔试记录

联发科_数字IC设计工程师_实习笔试记录

时间:2021-11-05 02:44:52

相关推荐

联发科_数字IC设计工程师_实习笔试记录

逻辑表达式化简

a、2选1MUX真值表

b、2选1MUX卡诺图

c、将电路图所示逻辑表达式化为最简式

d、指出题3中电路图的错误cell

ASIC设计流程之综合

1、综合工具的功能?

2、综合结果中最重要的指标?

Perl程序设计

给出输出和部分代码,代码填空

大致功能是

给定一个字符串"mediatek: everday genius"

case1 首字母大写

case2 字符串中某个字符大写

case3 所以字符大写

case4 删除字符串中某些字符

case5 删除字符串中某些字符(跟4有不同,但不懂perl不知道怎么表达)

好像是perl正则表达式?又要学习了

C语言程序设计

字符串调换顺序,输入“abcd”,输出“dcba”

智商题

如何将6*6分为4个相同的部分,每个部分都包含3种图案。

读波形图描述功能并用verilog实现

输入clk和in[7:0],输出pedge[7:0]

做了下仿真,没错的话波形图大概就是这样

题上只有in[1]和pedge[1],我的理解就是只有当in为2的时候,pedge[1]才拉高一个时钟周期,in的其他位直接赋给pedge,仅供参考,欢迎讨论。

描述项目

项目简述,你的工作,遇到的困难以及如何解决

复合题

1、systemverilog给验证工作提供了什么功能;UVM把验证分为哪三个重要的phase?

2、采样0.9MHz,0.8MHz,0.6MHz的信号,采样频率fs至少为?在此基础上采样时间ts最少为?

本内容不代表本网观点和政治立场,如有侵犯你的权益请联系我们处理。
网友评论
网友评论仅供其表达个人看法,并不表明网站立场。