年 8 月 25 日开幕的在台积电第 26 届技术研讨会上，台积电确认了其 5nm、6nm 产品已在量产中，5nm 将在明年推出 N5P 增强版外，同时，更先进的 3nm、4nm 也一并被公布。此外，台积电还正式宣布建设新的研发中心，预计将投入 8000 多名工程师的人力到一条先进工艺生产线上，着力攻克 2nm 工艺。3nm 是 5nm 的自然迭代，4nm 理论上说是 5nm 的终极改良，2nm 则是 3nm 之后的一次重要迭代。据悉，3nm（N3）预计将在明年晚些时候作风险试产， 年投入大规模量产。4nm（N4）同样定于明年晚些时候风险试产， 年量产。10nm、7nm、6nm、5nm……2nm…… 曾经说好了的半导体工艺极限呢？怎么好像不存在了？摩尔定律失效了？
7nm 的「极限」根据维基百科定义：摩尔定律（Moore＇s law）由英特尔创始人之一戈登・摩尔提出。其内容为：集成电路上可容纳的晶体管数目，约每隔两年便会增加一倍；经常被引用的「18 个月」，是由英特尔首席执行官大卫・豪斯（David House）提出：预计 18 个月会将芯片的性能提高一倍（即更多的晶体管使其更快），是一种以倍数增长的观测。曾经很长的一段时间，业界都认为，7nm 就是基于硅材料制造芯片的物理极限，这个「极限」如何就被突破了？这要从芯片的基础技术说起。如今的芯片内部，往往都集成了以亿为数量单位的晶体管，这些晶体管由源极、漏极和它们之间的栅极组成，电流从源极流入漏极，栅极起到控制电流通断的作用。我们常说的 X nm，指的是芯片上形成的互补氧化物金属半导体场效应晶体管栅极的宽度，这个宽度也被称为栅长。栅长越短，相同尺寸的硅片上能集成的晶体管就越多，在晶体管集成度相当的情况下，使用更先进的制造工艺，芯片成品的面积和功耗就越小，在硅材料消耗方面，其成本也就越低。栅长又分为光刻栅长和实际栅长，光刻栅长由光刻技术所决定。光刻过程中光存在衍射现象，同时芯片制造过程中还要经历离子注入、蚀刻、等离子冲洗、热处理等步骤，会导致光刻栅长和实际栅长不一致。就算是同样的制程工艺，实际栅长也会不一样。7nm 之所以被长期认为是物理极限，是因为芯片制造时，一旦晶体管大小低于 7nm，它们在物理形态上就会非常集中，以至于产生量子隧穿效应，漏电情况也将更难以应付。半导体材料的「通」与「断」不再能得到良好控制的情况下，这个极限也就到了。因此，业界普遍认为，想解决这一问题就必须突破现有的逻辑门电路设计，让电子能持续在各个逻辑门之间穿梭。然而，7nm 并不是半导体产业预言过的唯一一个「极限」，它即不是摩尔定义遭遇的第一个挑战，显然，也不是最后一个。一个一个被突破的「极限」十几年前，业界认为 65nm 工艺是一个极限，因为达到 65nm 节点时，二氧化硅绝材料的缘层漏电问题（栅极泄漏）已经无法忽视。为此，业界开发出了 HKMG 结构（high－k 绝缘层＋金属栅极，彼时，这种结构还分了 Gate－first 和 Gate－last 两种阵营/流派），用具有高介电常数（K）的介电材料（high－k 介质）取代了二氧化硅，从传统的多晶硅－二氧化硅－单晶硅结构转变成了金属－highK－单晶硅结构。65nm「极限」被突破。七八年前，业界又认为 22nm 工艺是一个新的极限，因为达到了 22nm 节点时，沟道关断漏电问题已经无法忽视。为此，业界开发出了 FinFET 和 FD－SOI 技术，FinFET 的立体结构取代了原来的平面结构，加强了栅极的控制能力，FD－SOI 则利用氧化埋层做到了减少漏电。22nm「极限」被突破。三四年前，7nm 工艺成为了新的「极限」，因为达到了 7nm 节点时，FinFET 的漏电问题也突出到无法忽视了。对此，业界又用砷化铟/镓取代了原有的材料。需要厘清的是，当人们谈到工艺极限，其实是在说在既定的材料、结构和设备的基础上碰到了一个极限。问题在于，既定材料、结构、设备达到瓶颈时，业界往往都会寻求引进新的材料、结构来突破传统工艺的「瓶颈」。业界之所以没能提早引入新工艺，往往不是能力所限，而是既有工艺的潜能还没有利用充分，开发、引入新工艺又耗资巨大。简而言之，投入产出比不足以刺激新工艺的到来。如何突破「极限」？新材料、新结构如前所述，新材料和新结构往往是突破点。到目前为止，每一次标志性的突破「极限」，往往都离不开新材料的引入。 年 5 月，美国能源部旗下的布鲁克海文国家实验室（Brookhaven National Laboratory，简称 BNL）研究人员宣布开发出可以达成 1 纳米制程的相关技术与设备，成功制造了尺寸只有 1 纳米的印刷设备。据悉，该实验室的研究人员借助扫描投射电子显微镜（STEM），制造出比普通电子束印刷（EBL）技术能做出的更小尺寸。这使电子敏感性材料在聚焦电子束的作用下，尺寸得以大大缩小，达到可操纵单个原子的程度。据称这项技术与设备可极大地改变材料特性，从导电变成光传输，或这两种状态下交互执行。在那之前的 年 10 月，美国能源部下属的另一个国家实验室 ——劳伦斯伯克利国家实验室也宣布发展出 1 纳米制程技术。他们使用的是纳米碳管和二硫化钼（MoS2）等新材料。MoS2 将担起原本半导体的职责，而纳米碳管则负责控制逻辑门中电子的流向。不过，由于制程技术与现有技术差异过大，规模量产需要大规模采用新工艺和设备，所以这项技术短期内应该都不会很快量产。所谓「重赏之下必有勇夫」，半导体产业产值巨大，巨大的利润空间能支撑足够的研发投入。为克服半导体产业遇到的各种「极限」，拓展新的行业想象空间，产业界和学术界尝试了大量新材料和新技术。在这些前沿探索的保驾护航下，到目前为止，摩尔定律还「统治」着半导体世界……下面列举一些业界探索过或正在探索的、可能为半导体产业续命的新材料：1.GaN、SiC（氮化镓和碳化硅）目前，最热门的新一代半导体材料应该就是 GaN 和 SiC，这两种材料已被产业界规模化利用了。基于宽禁带、高热导率、高击穿电场、高抗辐射能力等特点，二者在许多应用领域都表现出了以往半导体材料难以达到的优点。2.碳纳米管碳纳米晶体管，是由碳纳米管作为沟道导电材料制作而成的晶体管，其管壁只有一个原子厚。这种材料导电性能好的同时，体积也能做到相比当前硅晶体管小 100 倍。此外，碳纳米晶体管在空间上的优势也给它带来了数倍于硅晶体管的性能和大幅降低的功耗表现。3.二硫化钼（MoS2）如前所述，二硫化钼和碳纳米管一起，在劳伦斯伯克利国家实验室成功研发 1 纳米工艺过程中表现不俗。4.石墨烯石墨烯具有很强的导电性、可弯折、强度高，给了产业界很大的想象空间。与此同时，「石墨烯」概念也不幸沦为了产业界骗取补贴、忽悠市场和消费者，开展畸形营销的「牺牲品」。5.硅烯硅和碳具有相似的化学性质，研究人推测硅原子也可以像石墨烯那样，原子呈蜂窝状排列，形成硅烯这种物质。与石墨烯的重要不同在于，硅烯拥有可以实现逻辑电路所必要的能隙。然而，硅烯在空气中具有极强的不稳定性，甚至在实验室中，硅烯的保存时间也很短。因此，硅烯的应用面临很多困难。6.III－V 族化合物半导体III－V 族化合物半导体以 III－V 化合物取代 FinFET 结构上的硅鳍片，III－V 化合物半导体相比硅基半导体拥有更大的能隙和更高的电子迁移率，可以承受更高的工作温度，运行于更高的频率下。瞄准行业龙头宝座的激烈竞赛台积电不是唯一一家已计划好 3nm 试产/量产的厂商，长期被台积电压制的三星，这方面的计划更为激进，它甚至想在 年就将 3nm 产品推向市场。三星的 3nm 将改用 Gate－All－Around（GAA，环绕栅极晶体管），台积电则坚守 FinFET（鳍式场效应晶体管）。目前，无论台积电还是三星，3nm 级别工艺的技术研发都已基本完成，剩下的就是建厂量产的问题。与三星激进地选择在 3nm 节点就导入 GAA 环绕栅极工艺不同，台积电选择保守地在 2nm 节点才导入 GAA 工艺，可见 3nm 和 2nm 节点对三星和台积电而言，都是一次重要的技术升级。此次竞赛的结果，可能也将深刻影响晶圆代工产业顶端的竞争局面，行业龙头宝座是否可能将就此易主？至少目前而言，这还是有些悬念的。台积电宣布投入多达 80000 多名工程师的人力到 2nm 工艺攻坚中，显然，台积电对于未来继续保持工艺领先优势非常重视。
活动预告
关注 OFweek 电子工程（ofweekee）回复 “加群” 加入读者群交个朋友～
