本文涉及显示技术领域，尤指一种像素驱动电路及驱动方法、显示装置及显示控制方法。
背景技术：
目前主流的三维立体显示原理是利用左右人眼分别接收不同的画面，经过大脑对接收的图像信息进行叠加重生，构成立体效果的影像。换言之，左眼看左视图，右眼看右视图，在大脑中形成立体图像。因此，三维立体显示需使左右视图相互分离并分别进入左右眼。
目前的三维立体显示技术可分为裸眼式三维显示技术和眼镜式三维显示技术。其中，眼镜式三维显示技术采用一种快门式立体显示装置。比如，液晶快门式立体显示装置交替驱动眼镜的左眼液晶快门和右眼液晶快门，使左眼和右眼交替同步，由此将图像进行左右眼的分离，并提供给观看者。然而，在左右眼画面交替切换过程中会产生明显的串扰，给用户带来了极为不佳的使用体验。
技术实现要素：
本申请提供了一种像素驱动电路及驱动方法、显示装置及显示控制方法，可以改善三维立体显示中由于快门和画面切换过程中引起的串扰问题，从而提高用户的使用体验。
一方面，本申请提供了一种像素驱动电路，用于驱动发光元件发光，所述像素驱动电路包括：输入子电路、第一存储子电路、第二存储子电路、存储控制子电路以及驱动子电路；所述输入子电路，与数据信号端、扫描信号端和第一节点连接，用于在扫描信号端的信号的控制下，向第一节点提供数据信号端的信号；所述第一存储子电路，与第一节点和第一电源端连接；所述第二存储子电路，与第二节点和第一电源端连接；所述存储控制子电路，与控制信号端、第一节点和第二节点连接，用于在控制信号端的信号的控制下，导通或断开第一节点和第二节点，使第一存储子电路和第二存储子电路之间的连接导通或断开；所述驱动子电路，与发光控制端、第二节点、第三节点和第一电源端连接，用于在发光控制端和第二节点的控制下，导通或断开第一电源端与第三节点，所述第三节点与所述发光元件连接。
另一方面，本申请提供一种像素驱动电路的驱动方法，应用于如上所述的像素驱动电路，所述驱动方法包括：在预写入阶段，根据发光控制端的信号和第二存储子电路存储的根据上一帧数据信号得到的发光信号，控制驱动子电路驱动发光元件发光，在控制信号端的信号的控制下，将第一存储子电路和第二存储子电路之间的连接断开，在扫描信号端的信号的控制下，将数据信号端的当前帧数据信号写入至第一存储子电路；在写入阶段，在控制信号端的信号的控制下，将第一存储子电路和第二存储子电路之间的连接导通，将根据当前帧数据信号得到的发光信号写入第二存储子电路。
另一方面，本申请提供一种显示装置，包括如上所述的像素驱动电路。
在一示例性实施方式中，所述显示装置还包括：二维显示控制电路和三维显示控制电路；所述二维显示控制电路包括多个级联的二维控制子电路，第一级二维控制子电路的输入端与初始控制信号端连接，第n+1级二维控制子电路的输入端与第n级二维控制子电路的输出端连接，n为大于0的整数；任一个二维控制子电路的输出端与一个所述像素驱动电路的发光控制端连接；所述三维显示控制电路包括多个第五开关晶体管，任一个第五开关晶体管的控制极和第一极与三维显示控制端连接，第二极与一个所述像素驱动电路的发光控制端连接。
另一方面，本申请提供一种显示装置的显示控制种方法，应用于如上所述的显示装置，所述显示控制方法，包括：在二维显示模式下，在初始控制信号端和三维显示控制端的控制下，向像素驱动电路的发光控制端提供二维显示控制电路输出的信号；在三维显示模式下，在初始控制信号端和三维显示控制端的控制下，向像素驱动电路的发光控制端提供三维显示控制端的信号。
本申请提供的像素驱动电路通过设置第一存储子电路、第二存储子电路以及控制第一存储子电路和第二存储子电路之间的连接导通或断开的存储控制子电路，可以支持在当前帧发光期间进行下一帧数据信号的预写入，从而改善三维立体显示中由于快门和画面切换过程中引起的串扰问题，提高用户的使用体验。而且，本申请实施例提供的显示装置支持二维显示模式和三维显示模式的切换。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书、权利要求书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例提供的像素驱动电路的一个结构示意图；
图2为本申请实施例提供的像素驱动电路的另一结构示意图；
图3为本申请实施例提供的输入子电路的等效电路图；
图4为本申请实施例提供的第一存储子电路的等效电路图；
图5为本申请实施例提供的第二存储子电路的等效电路图；
图6为本申请实施例提供的存储控制子电路的等效电路图；
图7为本申请实施例提供的驱动子电路的等效电路图；
图8为本申请实施例提供的复位子电路的等效电路图；
图9为本申请实施例提供的像素驱动电路的一个等效电路图；
图10为本申请实施例提供的像素驱动电路的工作时序图；
图11为本申请实施例提供的像素驱动电路在预写入阶段的工作状态图；
图12为本申请实施例提供的像素驱动电路在复位阶段的工作状态图；
图13为本申请实施例提供的像素驱动电路在写入阶段的工作状态图；
图14为本申请实施例提供的显示装置的一种电路结构示例图。
附图标记说明：
data-数据信号端；gate-扫描信号端；cont-控制信号端；reset-复位信号端；em-发光控制端；elvdd-第一电源端；elvss-第二电源端；initial-初始信号端；c1-第一电容；c2-第二电容；m1-第一开关晶体管；m2-第二开关晶体管；m3-第三开关晶体管；m4-第四开关晶体管；m5-驱动晶体管；p1至pn-第五开关晶体管；n1-第一节点；n2-第二节点；n3-第三节点；etv-初始控制信号端；3dem-三维显示控制端。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
本领域技术人员可以理解，本申请所有实施例中采用的开关晶体管和驱动晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。示例性地，本申请实施例中使用的薄膜晶体管可以是氧化物半导体晶体管。由于这里采用的开关晶体管的源极、漏极是对称的，所以其源极、漏极可以互换。在本申请实施例中，控制极为栅极，为区分开关晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极。
示例性地，本实施例中的开关晶体管和驱动晶体管可以采用p型晶体管。其中，p型开关晶体管在栅极为低电平时导通，在栅极为高电平时截止。然而，本申请对此并不限定。本实施例中的开关晶体管和驱动晶体管亦可以为n型晶体管。其中，n型开关晶体管在栅极为高电平时导通，在栅极为低电平时截止。
针对三维显示技术中存在的由于快门及画面切换过程中引起的串扰问题，本申请实施例提供一种像素驱动电路及驱动方法、显示装置及显示控制方法。
第一实施例
图1为本申请实施例提供的像素驱动电路的一个结构示意图。如图1所示，本实施例提供的像素驱动电路，用于驱动发光元件发光，包括：输入子电路、第一存储子电路、第二存储子电路、存储控制子电路以及驱动子电路。
其中，输入子电路，与数据信号端data、扫描信号端gate和第一节点n1连接，用于在扫描信号端gate的信号的控制下，向第一节点n1提供数据信号端data的信号。
第一存储子电路，与第一节点n1和第一电源端elvdd连接，用于存储在第一节点n1写入的数据信号端data的信号。
存储控制子电路，与控制信号端cont、第一节点n1和第二节点n2连接，用于在控制信号端cont的信号的控制下，导通或断开第一节点n1和第二节点n2，使第一存储子电路和第二存储子电路之间的连接导通或断开。
第二存储子电路，与第二节点n2和第一电源端elvdd连接，用于在存储控制子电路的控制下，存储根据在第一存储子电路写入的数据信号端data的信号得到的发光信号。
驱动子电路，与发光控制端em、第二节点n2、第三节点n3和第一电源端elvdd连接，用于在发光控制端em和第二节点n2的控制下，导通或断开第一电源端elvdd与第三节点n3。
发光元件的第一极与第三节点n3连接，第二极与第二电源端elvss连接。示例性地，发光元件可以为有机电致发光二极管(oled)，第一极指的是阳极，第二极指的是阴极。
需要说明的是，第一电源端elvdd的电压可以持续为高电平，第二电源端elvss的电压可以持续为低电平。扫描信号端gate，具体为扫描线，数据信号端data，具体为数据线。
本申请实施例提供的像素驱动电路通过设置第一存储子电路、存储控制子电路以及第二存储子电路，可以在当前帧发光期间进行下一帧数据信号的预写入，从而避免由于快门及画面切换过程中引起的串扰问题，提高用户体验。
图2为本申请实施例提供的像素驱动电路的另一结构示意图。如图2所示，本实施例提供的像素驱动电路还包括：复位子电路；复位子电路，与复位信号端reset、第二节点n2和初始信号端initial连接，用于在复位信号端reset的信号的控制下，向第二节点n2提供初始信号端initial的信号。复位子电路用于在复位信号端reset的信号的控制下，对第二节点n2进行复位。
图3为本申请实施例提供的输入子电路的一个等效电路图。如图3所示，输入子电路包括：第一开关晶体管m1，第一开关晶体管m1的控制极与扫描信号端gate连接，第一开关晶体管m1的第一极与数据信号端data连接，第一开关晶体管m1的第二极与第一节点n1连接。
需要说明的是，图3具体示出了输入子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图4为本申请实施例提供的第一存储子电路的一个等效电路图。如图4所示，第一存储子电路，包括：第一电容c1；第一电容c1的第一端与第一节点n1连接，第一电容c1的第二端与第一电源端elvdd连接。
需要说明的是，图4具体示出了第一存储子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图5为本申请实施例提供的第二存储子电路的一个等效电路图。如图5所示，第二存储子电路，包括：第二电容c2；第二电容c2的第一端与第二节点n2连接，第二电容c2的第二端与第一电源端elvdd连接。
需要说明的是，图5具体示出了第二存储子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图6为本申请实施例提供的存储控制子电路的一个等效电路图。如图6所示，存储控制子电路，包括：第二开关晶体管m2，第二开关晶体管m2的控制极与控制信号端cont连接，第二开关晶体管m2的第一极与第一节点n1连接，第二开关晶体管m2的第二极与第二节点n2连接。
需要说明的是，图6具体示出了存储控制子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图7为本申请实施例提供的驱动子电路的一个等效电路图。如图7所示，驱动子电路，包括：第三开关晶体管m3和驱动晶体管m5；第三开关晶体管m3的控制极与发光控制端em连接，第三开关晶体管m3的第一极与第一电源端elvdd连接，第三开关晶体管m3的第二极与驱动晶体管m5的第一极连接；驱动晶体管m5的控制极与第二节点n2连接，驱动晶体管m5的第二极与第三节点n3连接。
需要说明的是，图7具体示出了驱动子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图8为本申请实施例提供的复位子电路的一个等效电路图。如图8所示，复位子电路包括：第四开关晶体管m4，第四开关晶体管m4的控制极与复位信号端reset连接，第四开关晶体管m4的第一极与第二节点n2连接，第四开关晶体管m4的第二极与初始信号端initial连接。
需要说明的是，图8具体示出了复位子电路的示例性结构，本领域技术人员容易理解的是，该子电路的实现方式并不限于此，只要能够实现其功能即可。
图9为本申请实施例提供的像素驱动电路的一个等效电路图。如图9所示，像素驱动电路，用于驱动发光元件el发光，包括：输入子电路、第一存储子电路、第二存储子电路、存储控制子电路、复位子电路以及驱动子电路。其中，输入子电路包括第一开关晶体管m1；第一存储子电路包括第一电容c1；第二存储子电路包括第二电容c2；存储控制子电路包括第二开关晶体管m2；驱动子电路包括第三开关晶体管m3和驱动晶体管m5；复位子电路包括第四开关晶体管m4。
其中，第一开关晶体管m1的控制极与扫描信号端gate连接，第一开关晶体管m1的第一极与数据信号端data连接，第一开关晶体管m1的第二极与第一节点n1连接；第一电容c1的第一端与第一节点n1连接，第一电容c1的第二端与第一电源端elvdd连接；第二电容c2的第一端与第二节点n2连接，第二电容c2的第二端与第一电源端elvdd连接；第二开关晶体管m2的控制极与控制信号端cont连接，第二开关晶体管m2的第一极与第一节点n1连接，第二开关晶体管m2的第二极与第二节点n2连接；第三开关晶体管m3的控制极与发光控制端em连接，第三开关晶体管m3的第一极与第一电源端elvdd连接，第三开关晶体管m3的第二极与驱动晶体管m5的第一极连接；驱动晶体管m5的控制极与第二节点n2连接，驱动晶体管m5的第二极与第三节点n3连接；第四开关晶体管m4的控制极与复位信号端reset连接，第四开关晶体管m4的第一极与第二节点n2连接，第四开关晶体管m4的第二极与初始信号端initial连接。
在本实施例中，开关晶体管m1至m4以及驱动晶体管m5均可以为p型薄膜晶体管，可以统一工艺流程，能够减少工艺制程，有助于提高产品的良率。此外，考虑到低温多晶硅薄膜晶体管的漏电流较小，因此，本实施例优选所有晶体管为低温多晶硅薄膜晶体管，薄膜晶体管具体可以选择底栅结构的薄膜晶体管或者顶栅结构的薄膜晶体管，只要能够实现功能即可。
下面通过像素驱动电路的工作过程进一步说明本实施例的技术方案。
以本实施例提供的像素驱动电路中的开关晶体管m1至m4以及驱动晶体管m5均为p型薄膜晶体管为例，图10为本申请实施例提供的像素驱动电路的工作时序图，图11为像素驱动电路在预写入阶段的工作状态图，图12为像素驱动电路在复位阶段的工作状态图，图13为像素驱动电路在写入阶段的工作状态图。如图9至13所示，本实施例中涉及的像素驱动电路包括：4个开关晶体管(m1至m4)，1个驱动晶体管(m5)、2个电容单元(c1和c2)，6个信号输入端(data、gate、cont、reset、initial和em)、2个电源端(elvdd和elvss)。其中，第一电源端elvdd持续提供高电平信号，电压为velvdd；第二电源端elvss持续提供低电平信号。
如图10所示，在一帧(frame)时间段内，本实施例的像素驱动电路包括以下工作状态：预写入阶段t1、复位阶段t2以及写入阶段t3。
其中，预写入阶段t1为当前帧数据信号的预写入阶段，同时也是上一帧数据信号的发光阶段。在预写入阶段t1，如图11所示，控制信号端cont的信号为高电平，第二开关晶体管m2断开，第一节点n1的电位变化不会影响第二节点n2的电位。
其中，预写入阶段t1为上一帧数据信号的发光阶段，通过第二电容c2的电荷储存功能可以将第二节点n2的电位保持为在上一帧时间段的写入阶段写入的发光信号电压，比如，vn2＝velvdd-(c2(velvdd-vdata0)+c1(velvdd-vinitial))/(c1+c2)，上式中，c1表示第一电容c1的电容值，c2表示第二电容c2的电容值，vinitial表示初始信号端initial的电压，vdata0表示上一帧数据信号的电压，velvdd表示第一电源端elvdd的电压。
而且，发光控制端em的信号为低电平，第三开关晶体管m3导通，第一电源端elvdd与驱动晶体管m5的第一极(源极)导通，第一电源端elvdd的信号为高电平，且电压为velvdd。第二节点n2的电压(即驱动晶体管m5的栅极电压vg＝vn2)小于第一电源端elvdd的信号提供的电压velvdd(即驱动晶体管m5的源极电压vs)，且两者之差的绝对值大于驱动晶体管m5的阈值电压vth的绝对值，此时，驱动晶体管m5导通，在第一电源端elvdd的作用下向发光元件el输出驱动电流，发光元件el发光。
在预写入阶段t1，还可以通过第一开关晶体管m1向第一电容c1写入当前帧的数据信号。其中，扫描信号端gate的信号为脉冲信号，当扫描信号端gate的信号为低电平时，第一开关晶体管m1导通，通过数据线从数据信号端data输入的数据信号通过第一开关晶体管m1对第一电容c1充电，由此可以将当前帧的数据信号存储在第一电容c1中。此时，第一节点n1的电压vn1＝vdata1。在扫描信号端gate的信号变为高电平时，第一开关晶体管m1断开，通过第一电容c1的电荷储存功能可以将第一节点n1的电压保持为vdata1。
复位阶段t2，如图12所示，复位信号端reset的信号为低电平，第四开关晶体管m4导通，将第二节点n2的电压拉至初始信号端initial的电压vinitial，即vn2＝vinitial，用于对第二节点n2进行复位。
在复位阶段t2，控制信号端cont的信号为高电平，第二开关晶体管m2断开，第二节点n2的电位变化不会影响第一节点n1的电位。而且，扫描信号端gate的信号为高电平，第一开关晶体管m1断开，第一节点n1的电位保持不变，即vn1＝vdata1。
在复位阶段t2，发光控制端em的信号为高电平，第三开关晶体管m3断开，第一电源端elvdd与驱动晶体管m5的第一极断开，此时，驱动晶体管m5的源极处于浮接(floating)状态，即使驱动晶体管m5导通，也不会向发光元件el提供驱动电流。本阶段，发光元件el不发光。
写入阶段t3，如图13所示，控制信号端cont的信号为低电平，第二开关晶体管m2导通，第一节点n1和第二节点n2导通，向第二节点n2写入根据存储在第一节点n1的当前帧数据信号得到的发光信号。具体而言，此时，第一节点n1和第二节点n2的电位相同，根据电荷守恒，其电位可以为vn1＝vn2＝velvdd-(c2(velvdd-vdata1)+c1(velvdd-vinitial))/(c1+c2)，其中，c1表示第一电容c1的电容值，c2表示第二电容c2的电容值，vinitial表示初始信号端initial的电压，vdata1表示当前帧数据信号的电压，velvdd表示第一电源端elvdd的电压。
在写入阶段t3，扫描信号端gate的信号为高电平，第一开关晶体管m1断开；复位信号端reset的信号为高电平，第四开关晶体管m4断开；发光控制端em的信号为高电平，第三开关晶体管m3断开，此时，驱动晶体管m5的源极处于floating状态，即使驱动晶体管m5导通，也不会向发光元件el提供驱动电流。本阶段，发光元件el不发光。
本实施例提供的像素驱动电路通过设置第一存储子电路、第二存储子电路以及控制第一存储子电路和第二存储子电路之间的连接导通或断开的存储控制子电路，可以支持在上一帧发光期间进行当前帧数据信号的预写入(换言之，当前帧发光期间进行下一帧数据信号的预写入)，从而改善三维立体显示中由于快门和画面切换过程中引起的串扰问题，提高用户的使用体验。
第二实施例
基于上述实施例的发明构思，本申请实施例还提供一种像素驱动电路的驱动方法，应用在实施例一提供的像素驱动电路中。本实施例提供的像素驱动电路的驱动方法，包括以下步骤：
在预写入阶段，根据发光控制端的信号和第二存储子电路存储的根据上一帧数据信号得到的发光信号，控制驱动子电路驱动发光元件发光；在控制信号端的信号的控制下，断开第一存储子电路和第二存储子电路；在扫描信号端的信号的控制下，将数据信号端的当前帧数据信号写入至第一存储子电路；
在写入阶段，在控制信号端的信号的控制下，将第一存储子电路和第二存储子电路之间的连接导通，将根据当前帧数据信号得到的发光信号写入第二存储子电路。
在一示例性实施方式中，本实施例的驱动方法还可以包括：在预写入阶段和写入阶段之间的复位阶段，在复位控制端的信号的控制下，对第二存储子电路进行复位。
关于本实施例提供的驱动方法可以参照第一实施例的说明，故于此不再赘述。
第三实施例
基于上述实施例的发明构思，本申请实施例还提供了一种显示装置，包括如第一实施例所述的像素驱动电路。其中，像素驱动电路的实现原理和实现效果与第一实施例类似，在此不再赘述。
本实施例提供的显示装置可以包括显示基板，像素驱动电路可以设置于显示基板上。示例性地，该显示装置可以为：oled面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例提供的显示装置的显示基板可以采用低温多晶硅技术(lowtemperaturepoly-silicon，简称ltps)制程下，这种多个晶体管和多个电容的设计，不会影响到模组的开口率。需要说明的是，本实施例提供的显示装置的显示基板也可采用非晶硅工艺。需指出的是，本实施例所提供的像素驱动电路可采用非晶硅、多晶硅、氧化物等工艺的薄膜晶体管。
图14为本申请实施例提供的显示装置的一种电路结构示例图。如图14所示，本实施例提供的显示装置，包括：像素驱动电路、二维显示控制电路和三维显示控制电路。其中，二维显示控制电路包括多个级联的二维控制子电路，第一级二维控制子电路的输入端与初始控制信号端etv连接，第n+1级二维控制子电路的输入端与第n级二维控制子电路的输出端连接，任一级二维控制子电路的输出端与一个像素驱动电路的发光控制端em连接，n为大于0的整数；三维显示控制电路包括多个第五开关晶体管p1至pn，任一个第五开关晶体管的控制极和第一极与三维显示控制端3dem连接，第二极与一个像素驱动电路的发光控制端em连接。
其中，二维控制子电路可以包括一个或多个开关晶体管，以实现在二维显示模式下向像素驱动电路的发光控制端提供控制信号。关于二维控制子电路的具体结构本申请并不限定，只要能实现对应的功能即可。
本申请实施例还提供一种显示装置的显示控制方法，应用于如上所述的显示装置，包括：在二维显示模式下，在初始控制信号端etv和三维显示控制端3dem的控制下，向像素驱动电路的发光控制端em提供二维显示控制电路输出的信号；在三维显示模式下，在初始控制信号端etv和三维显示控制端3dem的控制下，向像素驱动电路的发光控制端em提供三维显示控制端3dem的信号。
其中，在二维显示模式下，任一个像素驱动电路的发光控制端em的信号由对应一级的二维控制子电路的输出端提供。在三维显示模式下，显示装置的全部像素驱动电路的发光控制端em的信号均由三维显示控制端3dem提供。
在本实施例中，在三维显示模式下，多个像素驱动电路的复位信号端reset由显示装置统一控制，多个像素驱动电路的控制信号端cont由显示装置统一控制，多个像素驱动电路的发光控制端em的信号由显示装置统一控制。
在本实施例中，针对任一像素驱动电路，在二维显示模式下，在控制信号端cont的信号的控制下，导通该像素驱动电路的第一节点n1和第二节点n2；在复位信号端reset的信号的控制下，断开第二节点n2和初始信号端initial。比如，在二维显示模式下，在图9所示的像素驱动电路中，复位信号端reset可以持续提供高电平信号，控制信号端cont可以持续提供低电平信号。
本实施例提供的显示装置通过设置二维显示控制电路和三维显示控制电路，可以支持二维显示模式和三维显示模式的切换，从而提高用户体验。
在本申请实施例的描述中，需要理解的是，术语“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
在本申请实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
虽然本申请所揭露的实施方式如上，但所述的内容仅为便于理解本申请而采用的实施方式，并非用以限定本申请。任何本申请所属领域内的技术人员，在不脱离本申请所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本申请的专利保护范围，仍须以所附的权利要求书所界定的范围为准。
技术特征：
1.一种像素驱动电路，其特征在于，用于驱动发光元件发光，所述像素驱动电路包括：输入子电路、第一存储子电路、第二存储子电路、存储控制子电路以及驱动子电路；
所述输入子电路，与数据信号端、扫描信号端和第一节点连接，用于在扫描信号端的信号的控制下，向第一节点提供数据信号端的信号；
所述第一存储子电路，与第一节点和第一电源端连接；
所述第二存储子电路，与第二节点和第一电源端连接；
所述存储控制子电路，与控制信号端、第一节点和第二节点连接，用于在控制信号端的信号的控制下，导通或断开第一节点和第二节点，使第一存储子电路和第二存储子电路之间的连接导通或断开；
所述驱动子电路，与发光控制端、第二节点、第三节点和第一电源端连接，用于在发光控制端和第二节点的控制下，导通或断开第一电源端与第三节点，所述第三节点与所述发光元件连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述输入子电路，包括：第一开关晶体管，所述第一开关晶体管的控制极与扫描信号端连接，所述第一开关晶体管的第一极与数据信号端连接，所述第一开关晶体管的第二极与第一节点连接。
3.根据权利要求1所述的像素驱动电路，其特征在于，所述第一存储子电路，包括：第一电容；所述第一电容的第一端与第一节点连接，所述第一电容的第二端与第一电源端连接。
4.根据权利要求1所述的像素驱动电路，其特征在于，所述第二存储子电路，包括：第二电容；所述第二电容的第一端与第二节点连接，所述第二电容的第二端与第一电源端连接。
5.根据权利要求1所述的像素驱动电路，其特征在于，所述存储控制子电路，包括：第二开关晶体管，所述第二开关晶体管的控制极与控制信号端连接，所述第二开关晶体管的第一极与第一节点连接，所述第二开关晶体管的第二极与第二节点连接。
6.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路，包括：第三开关晶体管和驱动晶体管；
所述第三开关晶体管的控制极与发光控制端连接，所述第三开关晶体管的第一极与第一电源端连接，所述第三开关晶体管的第二极与所述驱动晶体管的第一极连接；所述驱动晶体管的控制极与第二节点连接，所述驱动晶体管的第二极与第三节点连接。
7.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：复位子电路；所述复位子电路与复位信号端、第二节点和初始信号端连接，用于在复位信号端的信号的控制下，向第二节点提供初始信号端的信号。
8.根据权利要求7所述的像素驱动电路，其特征在于，所述复位子电路，包括：第四开关晶体管，所述第四开关晶体管的控制极与复位信号端连接，所述第四开关晶体管的第一极与第二节点连接，所述第四开关晶体管的第二极与初始信号端连接。
9.根据权利要求1所述的像素驱动电路，其特征在于，所述像素驱动电路还包括：复位子电路；
所述输入子电路，包括：第一开关晶体管，所述第一开关晶体管的控制极与扫描信号端连接，所述第一开关晶体管的第一极与数据信号端连接，所述第一开关晶体管的第二极与第一节点连接；
所述第一存储子电路，包括：第一电容；所述第一电容的第一端与第一节点连接，所述第一电容的第二端与第一电源端连接；
所述第二存储子电路，包括：第二电容；所述第二电容的第一端与第二节点连接，所述第二电容的第二端与第一电源端连接；
所述存储控制子电路，包括：第二开关晶体管，所述第二开关晶体管的控制极与控制信号端连接，所述第二开关晶体管的第一极与第一节点连接，所述第二开关晶体管的第二极与第二节点连接；
所述驱动子电路，包括：第三开关晶体管和驱动晶体管；所述第三开关晶体管的控制极与发光控制端连接，所述第三开关晶体管的第一极与第一电源端连接，所述第三开关晶体管的第二极与所述驱动晶体管的第一极连接；所述驱动晶体管的控制极与第二节点连接，所述驱动晶体管的第二极与第三节点连接；
所述复位子电路包括：第四开关晶体管，所述第四开关晶体管的控制极与复位信号端连接，所述第四开关晶体管的第一极与第二节点连接，所述第四开关晶体管的第二极与初始信号端连接。
10.一种像素驱动电路的驱动方法，其特征在于，应用于如权利要求1至9中任一项所述的像素驱动电路，所述驱动方法包括：
在预写入阶段，根据发光控制端的信号和第二存储子电路存储的根据上一帧数据信号得到的发光信号，控制驱动子电路驱动发光元件发光；在控制信号端的信号的控制下，将第一存储子电路和第二存储子电路之间的连接断开；在扫描信号端的信号的控制下，将数据信号端的当前帧数据信号写入至第一存储子电路；
在写入阶段，在控制信号端的信号的控制下，将第一存储子电路和第二存储子电路之间的连接导通，将根据当前帧数据信号得到的发光信号写入第二存储子电路。
11.根据权利要求10所述的驱动方法，其特征在于，所述驱动方法，还包括：在预写入阶段和写入阶段之间的复位阶段，在复位控制端的信号的控制下，对第二存储子电路进行复位。
12.一种显示装置，其特征在于，包括：如权利要求1至9中任一项所述的像素驱动电路。
13.根据权利要求12所述的显示装置，其特征在于，所述显示装置还包括：二维显示控制电路和三维显示控制电路；
所述二维显示控制电路包括多个级联的二维控制子电路，第一级二维控制子电路的输入端与初始控制信号端连接，第n+1级二维控制子电路的输入端与第n级二维控制子电路的输出端连接，n为大于0的整数；任一级二维控制子电路的输出端与一个所述像素驱动电路的发光控制端连接；
所述三维显示控制电路包括多个第五开关晶体管，任一个第五开关晶体管的控制极和第一极与三维显示控制端连接，第二极与一个所述像素驱动电路的发光控制端连接。
14.一种显示装置的显示控制方法，其特征在于，应用于如权利要求13所述的显示装置，所述显示控制方法，包括：
在二维显示模式下，在初始控制信号端和三维显示控制端的控制下，向像素驱动电路的发光控制端提供二维显示控制电路输出的信号；
在三维显示模式下，在初始控制信号端和三维显示控制端的控制下，向像素驱动电路的发光控制端提供三维显示控制端的信号。
15.根据权利要求14所述的显示控制方法，其特征在于，所述显示控制方法，还包括：针对任一像素驱动电路，在二维显示模式下，在控制信号端的信号的控制下，导通所述像素驱动电路的第一节点和第二节点；在复位信号端的信号的控制下，断开第二节点和初始信号端。
技术总结
一种像素驱动电路，用于驱动发光元件发光，包括：输入子电路、第一存储子电路、第二存储子电路、存储控制子电路以及驱动子电路；输入子电路，用于在扫描信号端的信号的控制下，向第一节点提供数据信号端的信号；第一存储子电路，与第一节点和第一电源端连接；第二存储子电路，与第二节点和第一电源端连接；存储控制子电路，用于在控制信号端的信号的控制下，导通或断开第一节点和第二节点，使第一存储子电路和第二存储子电路之间的连接导通或断开；驱动子电路，用于在发光控制端和第二节点的控制下，导通或断开第一电源端与第三节点，第三节点与发光元件连接。
技术研发人员：王铁石;秦纬;徐智强;刘伟星;张春芳
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：.10.31
技术公布日：.01.24
