本发明涉及芯片封装技术领域，具体为一种高精密封装工艺。
背景技术：
因倒装芯片技术的热学性能、电学性能明显优越于常规使用的引线接合工艺，且拥有高i/o引脚数，封装尺寸小的优势，目前已成为高端器件及高密度封装领域中经常采用的封装形式，倒装芯片技术的特点是，芯片经过加工后生成的bump直接倒封装到基板对应的引脚上，且随着电子技术的不断发展，电子产品向轻、薄、短、小、多功能、高可靠性方向发展，倒封装芯片技术的应用将会越来越广泛。特别是倒装在柔性线路板上的封装工艺，因柔性线路板具有超薄性，及高弯折性，更是符合目前电子产品的发展趋势。
芯片的bump和柔性线路板的引脚是一一对应进行接合的，由于芯片及柔性线路板的材质及生产工艺是完全不一样的，所以在制作时及在接合时都要考虑热胀缩系数对接合对位造成的影响，且在接合时，对位本身就存在对位偏差，所以很容易造成接合偏位，产生短路。且随着技术的不断发展，现在的柔性线路板上的布线线路越来越精细，所以接合引脚也变的更精细，这就大大增加了接合的难度。且柔性线路板作为芯片的载体，线路板上的外引脚还需要与外界的电子器件封装，所以内引脚与芯片接合时，也会对外引脚造成热涨缩影响，所以进一步影响了下一步的接合。综上所述现有技术的缺点为：
1.对位公差要求精度高。
2.对产品的热涨缩系数要求高，加大了产品生产工艺及接合工艺的难度。
3.柔性线路板的引脚过小，搬送及接合时容易造成折断。
技术实现要素：
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种高精密封装工艺，解决了现有技术中存在的缺陷与不足。
(二)技术方案
为实现以上目的，本发明通过以下技术方案予以实现：一种高精密封装工艺，包括以下步骤：
s1、通过热压合将芯片的bump直接接合到基材的铜箔上；
s2、对接合后的芯片进行molding处理；
s3、将基材底层的膜剥离；
s4、将铜箔远离芯片的一面涂上涂布液；
s5、对涂布液进行曝光以及显影处理，处理后形成所需图形；
s6、对步骤5中处理之后的材料进行蚀刻，剥膜后形成所需的线路图形；
s7、印刷油墨；
s8、制作锡球。
(三)有益效果
本发明提供了一种高精密封装工艺。具备以下有益效果：
1、接合时，不需要对位，也不需要考虑偏位公差，提高了精准度。
2、接合时，避免了因引脚过小而造成的引脚折断。
3、柔性线路板生产时，不再需要考虑材料的涨缩对芯片接合造成的影响，从而放宽了工艺参数的要求。
4、接合时不需要考虑接合条件造成的涨缩，从而也降低了接合工艺的难度。
附图说明
图1为本发明步骤1中结构示意图；
图2为本发明步骤2中结构示意图；
图3为本发明步骤3中结构示意图；
图4为本发明步骤4中结构示意图；
图5为本发明步骤5中结构示意图；
图6为本发明步骤6中结构示意图；
图7为本发明步骤7中结构示意图；
图8为本发明步骤8中结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例：
如图1-8所示，本发明实施例提供一种高精密封装工艺，包括以下步骤：
s1、通过热压合将芯片的bump直接接合到基材的铜箔上；
s2、对接合后的芯片进行molding处理；
s3、将基材底层的膜剥离；
s4、将铜箔远离芯片的一面涂上涂布液；
s5、对涂布液进行曝光以及显影处理，处理后形成所需图形；
s6、对步骤5中处理之后的材料进行蚀刻，剥膜后形成所需的线路图形；
s7、印刷油墨；
s8、制作锡球。
本发明，芯片接合时，不需要对位，也不需要考虑偏位公差，提高了精准度，避免了因引脚过小而造成的引脚折断，接合时也不需要考虑接合条件造成的涨缩，从而也降低了接合工艺的难度，柔性线路板生产时，不再需要考虑材料的涨缩对芯片接合造成的影响，从而放宽了工艺参数的要求。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
技术特征：
1.一种高精密封装工艺，其特征在于：包括以下步骤：
s1、通过热压合将芯片的bump直接接合到基材的铜箔上；
s2、对接合后的芯片进行molding处理；
s3、将基材底层的膜剥离；
s4、将铜箔远离芯片的一面涂上涂布液；
s5、对涂布液进行曝光以及显影处理，处理后形成所需图形；
s6、对步骤5中处理之后的材料进行蚀刻，剥膜后形成所需的线路图形；
s7、印刷油墨；
s8、制作锡球。
技术总结
本发明提供一种高精密封装工艺，涉及芯片封装技术领域。该高精密封装工艺，包括以下步骤：S1、通过热压合将芯片的bump直接接合到基材的铜箔上；S2、对接合后的芯片进行molding处理；S3、将基材底层的膜剥离；S4、将铜箔远离芯片的一面涂上涂布液；S5、对涂布液进行曝光以及显影处理，处理后形成所需图形；S6、对步骤5中处理之后的材料进行蚀刻，剥膜后形成所需的线路图形；S7、印刷油墨；S8、制作锡球。本发明，芯片接合时，不需要对位，也不需要考虑偏位公差，提高了精准度，接合时也不需要考虑接合条件造成的涨缩，从而也降低了接合工艺的难度，柔性线路板生产时，不再需要考虑材料的涨缩对芯片接合造成的影响，从而放宽了工艺参数的要求。
技术研发人员：杨媚莲;王健;孙彬;沈洪;李晓华
受保护的技术使用者：江苏上达电子有限公司
技术研发日：.11.19
技术公布日：.02.28
