文章来源:Sparrows NEWS、新智元
摩尔定律的终点是什么?随着5nm光刻技术的大规模生产和3nm的突破,摩尔定律的终结变得越来越难以捉摸。可以肯定的是,随着过程的进一步改进,其成本将成倍增加。
根据日本媒体Mynavi的报道,欧洲微电子研究中心IMEC首席执行官兼总裁Luc Van den hove在最近一次在线活动的在线演示中表示,与ASML合作已朝着更先进的光刻技术取得了进展。
本月中旬,ITF论坛在日本东京举行。在论坛上,与ASML合作开发光刻技术的比利时半导体研究组织IMEC在微尺度级别上宣布了3nm及以下工艺的技术细节。至少就目前而言,ASML为3m ,2nm, 1.5nm,1nm甚至Sub 1nm制定了清晰的路线图,而1nm时代将使光刻机的尺寸大大增加。
EUV光刻系统的技术路线图,用于逻辑器件的工艺小型化
ASML几乎完成了1nm光刻机的设计
IMEC首席执行官兼总裁Luc Van den hove作了第一场主旨演讲,概述了该公司的研究成果,并强调了与ASML的密切合作,下一代高分辨率EUV光刻,高NA EUV光刻的商业化。IMEC Inc.强调了将尺寸缩小至1nm及以下的过程将继续进行。
包括日本在内的许多半导体公司已经退出了工艺的小型化,声称摩尔定律已告终结,或者说摩尔定律过于昂贵且无利可图。尽管日本许多光刻工具制造商已经退出了EUV光刻开发阶段,但半导体研究机构IMEC和ASML一直在合作开发EUV光刻,这对于超精细规模至关重要。
IMEC宣布了1nm及以下工艺的路线图
IMEC将在ITF日本大会上提出3nm,2nm,1.5nm和1nm以下逻辑器件小型化的路线图。
IMEC的逻辑设备小型化路线图
PP是多晶硅互连的间距(nm),MP是上游技术节点名称下的精细金属布线的间距(nm)。应该注意的是,过去的技术节点是指最小的工艺尺寸或门的长度,但是现在它们只是“标签”,而不是指位置的物理长度。
EUV的高NA对进一步小型化至关重要
根据台积电和三星电子的说法,从7nm工艺开始,一些工艺引入了NA = 0.33的EUV光刻设备,而5nm工艺也实现了频率的提高,但对于2nm之后的超精细工艺,分辨率更高且更高。需要实现光刻设备NA(NA = 0.55)。
EUV光刻系统的技术路线图,用于逻辑器件的工艺小型化
根据IMEC的说法,ASML已经完成了作为NXE:5000系列的高NA EUV曝光系统的基本设计,但计划于实现商业化。
ASML过去一直与IMEC密切合作,以开发光刻技术,但为了使用高NA EUV光刻工具开发光刻工艺,已在IMEC校园内建立了新的“ IMEC-ASML高NA EUV实验室”,以促进联合研究和使用高NA EUV光刻工艺的工具开发光刻工艺。该公司还计划与材料供应商合作开发掩膜和抗蚀剂。
ASML在过去与IMEC密切合作开发光刻技术,但开发光刻过程使用高NA EUV光刻工具,一个新的「IMEC-ASML高NA EUV实验室」已经建立在IMEC校园促进联合研究和开发的光刻过程使用高NA EUV光刻过程的工具。该公司还计划与材料供应商合作开发口罩和防腐蚀剂。
参考链接:
//12/01/asml-1nm-lithography/
未来智能实验室的主要工作包括:建立AI智能系统智商评测体系,开展世界人工智能智商评测;开展互联网(城市)云脑研究计划,构建互联网(城市)云脑技术和企业图谱,为提升企业,行业与城市的智能水平服务。
如果您对实验室的研究感兴趣,欢迎加入未来智能实验室线上平台。扫描以下二维码或点击本文左下角“阅读原文”